本发明涉及一种用于检查半导体开关的故障的方法,其中,以具有可变占空比的PWM信号操控所述半导体开关。为了可靠且成本有利地求取半导体开关的故障而设置,当所述半导体开关以100％或0％的占空比运行时,分析评价整个系统的电流测量,而当所述半导体开关以0％和100％之间的占空比运行时,分析评价在所述半导体开关上产生的电压脉冲。

本发明涉及用于操控半导体开关的驱动器电路的保护。为此评估所述驱动器电路和所述半导体开关的控制连接端之间的串联电阻中的电压降。如果串联电阻两端的电压降超过预定阈值并且超过该阈值至少预定的持续时间,则接着停用用于所述半导体开关的驱动器电路。

一种用于控制电路一部分的电阻变化的电子控制电阻器,其设有用于连接到第一控制电压源的端子且包括电压转换器、仪表电阻器和减法器。另外,电子控制电阻器设有用于连接到第二控制电压源的另一个端子且包括具有三个端子并与仪表电阻器恒定连接的执行元件。第一端子连接到仪表电阻器的第一端子,第二端子连接到减法器的输出端,并且第三端子连接到电子控制电阻器的高电位端子。电压转换器表示适于将来自控制电压源和电子控制电阻器高电位端子的输入信号转换成从电压转换器的输出端施加的中间信号的电子部件。中间信号的值等于电子控制电阻器高电位端子处的电压乘以控制电压彼此之间的商的积。电子控制电阻器使得可以实现宽范围的优选电子控制电阻器电阻值,低至其超小值,同时保持对包括温度在内的不稳定因素的容忍度。

电气元件收纳用封装件具有底部基板(1)、堤部(3)和导体部(5),底部基板(1)以及堤部(3)是陶瓷的一体物,将所述底部基板的被所述堤部包围的区域设为用于搭载电气元件的搭载部(1as),导体部(5)具有第1导体(5a)、第2导体(5b)以及第3导体(5c),第1导体(5a)的一部分在底部基板(1)的搭载面(1a)露出,并且埋设在底部基板(1)内,第3导体(5c)的至少一部分配置在堤部(3)的上表面(3a),并且一部分露出,第2导体(5b)在底部基板1以及堤部(3)的内部,存在于第1导体(5a)和第3导体(5c)之间,将第1导体(5a)和第3导体(5c)电连接。电气装置(G、H)在上述的电气元件收纳用封装件(A、B、C、D、E、F)的底部基板(1)上具备电气元件(7)。

在电子部件中,绝缘的环绕部件与电子元件的周边紧密接触,并从该环绕部件的第二表面露出电子元件的第一表面。布线基板与由第一表面和第二表面构成的第三表面相对。绝缘的接合部件插入至第三表面和布线基板之间以将两者接合。导电的凸块位于第三表面与布线基板之间,将电子元件和布线基板电连接。接合部件的第一通孔,在俯视透视时与第一表面内的振动区域重叠。接合部件的第二通孔容纳凸块。在俯视透视时,第一通孔及第二通孔的至少一者的至少一部分与第二表面重叠。

本发明公开了一种基于粒子滤波器的全双工系统自干扰消除方法。本方法为：1)将全双工系统工作在半双工阶段,进行自干扰信道估计,得到自干扰信道估计值2)将全双工系统工作在全双工阶段并采用粒子滤波器跟踪估计n时刻的相位噪声估计值3)基于自干扰信道估计值以及相位噪声估计值消除自干扰信号。本发明采用粒子滤波器跟踪估计相位噪声的变化,从而能够更精准的重建出每个时刻的自干扰信号,与传统方案相比具有较高的自干扰消除性能增益,为全双工技术的进一步应用奠定基础。

本发明涉及通讯数据纠错领域,尤其涉及一种通讯数据的错误纠正系统及方法,该系统包括：状态采样模块、纠正模块、解码模块和校验模块。通过增加对串行信号的过采样,输出噪声比特流,并结合校验模块输出的差错比特流进行比较,从而准确定位信息比特流中错误的数据比特进行纠正,实现单次比特流通讯的最大限度的数据纠正,避免数据丢失或通讯重发,进而提高数据通讯效率和提升伺服控制性能。可有效解决当控制周期仅能进行1次数据通讯的前提下,数据通讯错误导致控制周期内数据不准确的问题,最大限度地根据噪声比特流及差错比特流的信息对信息比特流进行纠正,恢复正确的数据,提高控制的可靠性。

本发明涉及利用参考信号进行非线性估计的方法和装置。传送方可以被配置成生成具有非恒定包络的参考信号以由接收方进行非线性估计。该传送方可以传送参考信号。接收方可以被配置成从传送方接收具有非恒定包络的参考信号。接收方可以基于具有非恒定包络的参考信号来估计至少一个非线性特性。接收方可以基于该至少一个非线性特性来传送反馈和/或基于该至少一个非线性特性来执行至少一个数字后失真(DPoD)操作。

本发明公开了一种基于信息截断的低复杂度多进制LDPC码译码器装置,该装置包括：拼接单元、变量节点处理模块、校正子计算单元、校验节点更新模块和校验矩阵存储单元。其中,变量节点处理模块包括二选一选择器、消息存储单元和变量节点更新单元。对于有限域GF(q)上的多进制LDPC码,译码时将每个符号的对数似然值由q个截断为t(t＜q)个,可将变量节点更新单元中基本更新单元的数目由q个减至t个。结果表明,与未进行对数似然值截断的译码器相比,所实现LDPC码译码器显著降低了查找表和寄存器资源的消耗,且译码性能损失较少,适用于吞吐量要求不高且要求硬件实现复杂度低的通信系统。

本发明提供了种LDPC译码的方法、装置、设备及存储介质,所述方法包括：获取基于LDPC编码的第一信号向量组,对第一信号向量组进行至少一次的迭代译码；在每次迭代译码时,按照第一基础图样表中校验节点顺序,对每个校验节点的各第一信号向量分别进行相对的向右循环旋转更新,以更新该校验节点的各第一信号向量的后验信息,所述相对表示任一第一信号向量在上次旋转的基础上进行右循环旋转,每个校验节点的各第一信号向量的旋转次数是从第一基础图样表中确定的；完成每次迭代译码后利用该次迭代译码更新的第一信号向量组的各第一向量的后验信息检验本次迭代译码。本发明方法、装置、设备及存储介质降低了译码器功耗,提高了译码器的效率。