有损耗有频散介质下的集成电路全波电磁仿真方法及系统

本申请公开了有损耗有频散介质下的集成电路全波电磁仿真方法及系统,首先将形成多层集成电路的材料分为非导电媒质和导电媒质,基于剖分的平行平板场域的网格节点按所在的介质区域进行编号,然后建立有损耗有频散介质下的矢量有限元系统方程组,基于网格节点的编号结果对有限元未知量进行划分,基于有限元系统方程组通过迭代方法计算集成电路的参考频率及其场解,并对场解进行分块,之后获得参考频率场解与低于参考频率的待求频点的场解之间的缩放系数,基于参考频率的场解和缩放系数获得待求频点下的场解,最后基于所有待求频点的场解获得全频段的电磁响应。该方法能够计算出全波分析的参考频率,并基于参考频率实现对低频频点场解的求解。

2021-11-02

访问量：43

一种可测量三维虚拟仿真电路的智能示波表

本发明提供一种可测量三维虚拟仿真电路的智能示波表,其特征在于：壳体上具有数据和电源二合一的接口、两个表笔接口、显示屏、功能按键、两根分别连接两个表笔接口的表笔、功能按键下方安装有按键电路板,显示屏、表笔接口、按键电路板分别与接口电连接；电脑主机与触摸显示器及上述接口连接；电脑主机通过软件设计并在触摸显示器上显示一个虚拟的具有插孔的电路板；当表笔触控到触摸显示器上显示的虚拟的电路板背面的电路上的被测量点时,电脑主机根据功能按键信号、虚拟的元器件组成的电路,形成电位波形图,将计算结果发到显示屏。本发明让学生能够以跟真实示波表一样的操作和测量效果来测量三维虚拟仿真电路,提高学习兴趣,节省采购成本。

2021-11-02

访问量：20

一种P型栅GaN HEMT器件内部单粒子烧毁敏感区域确定方法

本发明公开了一种P型栅GaNHEMT器件内部单粒子烧毁敏感区域确定方法,基于建立的单粒子烧毁模型,可以精确计算单粒子烧毁时器件内部电参数空间分布特性、器件的安全工作电压范围,确定器件内部单粒子烧毁敏感区域,可实现P型栅GaNHEMT器件单粒子烧毁的敏感性评价,为其空间应用防护设计提供技术保障。

2021-10-29

访问量：40

一种量子电路的模拟方法及装置

本发明提供一种量子电路的模拟方法及装置,所述方法包括：基于混合分割规则对量子电路进行分割,获得至少一个分割子电路以及每个分割子电路对应的模拟方法；根据每个分割子电路对应的模拟方法对每个分割子电路进行模拟,获得所述量子电路的模拟结果。所述装置用于执行上述方法。本发明实施例提供的量子电路的模拟方法及装置,通过提升各个分割子电路的模拟效率,提高了量子电路的模拟效率。

2021-10-29

访问量：46

通过考虑单元间时序进行的单元感知缺陷特性化

公开通过考虑单元间时序进行的单元感知缺陷特性化。还公开一种确定是否可在用于设计集成电路的标准库单元中检测到缺陷的方法及设备。生成缺陷检测表,其指示是否可使用输入逻辑状态的特定组合且在不同的负载条件下检测到特定缺陷。合并结果以针对输入及输出逻辑状态的每一组合提供单个度量,其指示每一缺陷的三种可能结果中的一者：(1)是否可在所有负载条件下检测到所述缺陷,(2)是否仅可在一些负载条件下检测到所述缺陷；或(3)是否无论所述负载条件为何,都无法针对输入逻辑状态的所述特定组合检测到所述缺陷。

2021-10-29

访问量：28

一种基于增量编译的电路仿真方法

一种基于增量编译的电路仿真方法,包括以下步骤：1)分析仿真任务并进行分组预编译,将预编译后的仿真任务放入进程池；2)以分布式的方式启动进程池的每个进程；3)对于每个仿真进程,根据组号找到该分组对应的编译信息表；4)根据所述编译信息表分析网表文件并执行增量编译；5)根据所述编译信息表分析仿真选项并执行增量编译；6)对分组中其余的每个任务加上组号构成一个仿真进程,收集所有仿真进程放入进程池,返回执行步骤2)至仿真任务结束。本发明的基于增量编译的电路仿真方法,考虑了不同仿真任务之间数据的相关性,利用增量编译机制共享编译数据从而节省编译时间、降低编译期内存峰值,有效提高整体仿真效率。

2021-10-22

访问量：42

一种多芯片IGBT模块热安全运行域刻画方法

本发明公开了一种多芯片IGBT模块热安全运行域刻画方法,首先,在ANSYS Q3D中建立IGBT模块的杂散电感提取模型,得到内部DBC布局的杂散电感矩阵；其次,分析IGBT瞬态开通过程中电流分布不均匀的机理,建立IGBT模块内部各芯片开通损耗的不均匀模型；在COMSOL中建立IGBT模块热阻提取的有限元热模型,得到不同散热条件下各芯片的热阻,包括自热阻和耦合热阻。基于仿真得到的热阻数据,拟合得到IGBT模块内部芯片的热阻网络随散热性能变化的解析模型；最后,在MATLAB脚本中编写多芯片IGBT模块的批量化结温计算程序,并基于不同工况下的最高芯片结温刻画器件的热安全运行域。

2021-10-22

访问量：15

一种应用于仿真的CPU模型

本发明公开一种应用于仿真的CPU模型,本CPU模型配置多个总线接口,每个总线接口均有自己的ID。所述模型包括指令解析模块、接口仲裁路由模块、总线协议生成模块和数据比较模块；指令解析模块实现对编译后的指令进行解析,达到区分指令功能的目的；接口仲裁路由模块与指令解析模块相连,接收解析后的指令,根据指令内容决定发送的具体端口；总线协议生成模块与接口仲裁路由模块相连,将接收到的指令或数据按照总线协议格式发送到总线接口,达到将数据转换成标准总线协议接口的功能；数据比较模块和指令解析模块、接口仲裁路由模块均相连,用于将执行完指令的结果与接收到的指令进行比较,以确保指令正确执行。

2021-10-12

访问量：30

一种可综合的CPU模型

本发明公开一种可综合的CPU模型,本CPU模型配置多个总线接口,每个总线接口均有自己的ID。所述CPU模型包括指令获取模块、指令解析模块、数据比较模块、接口仲裁路由模块和总线协议生成模块。指令获取模块用于获取模型运行所需的指令,并将指令提供给指令解析模块；指令解析模块将编译后的指令解析成CPU能够识别的二进制,达到区分指令功能的目的,然后将解析后的指令传递至数据比较模块；数据比较模块将执行完指令的结果与收到的指令进行比较,从而判断指令是否正确执行；接口仲裁路由模块根据指令内容决定发送的总线端口；总线协议生成模块将接收到的指令或数据按照总线协议格式发送到总线接口。

2021-10-12

访问量：30

一种三维交叉点存储阵列的建模方法及模拟方法

本发明公开了一种三维交叉点存储阵列的建模方法及模拟方法,属于电子信息存储领域,包括：根据待模拟访问操作的行列地址提取存储阵列中包含所选单元和半选单元的关键存储层；对于写操作,裁剪各关键存储层中的未选单元,将所选字线和所选位线前端直接串联的线段合并,裁剪掉所选字线和所选位线后侧的零电流线段；对于读操作,将各关键存储层中每n-(GM)个相邻的字线划分为一个字线组,对于不包含所选字线的字线组,利用电桥使位于同一位线上的单元并联,裁剪未选单元,将其中的字线合并为一条超级字线,将所选字线和所选位线前端直接串联的线段合并；根据压缩后的关键存储层建模。本发明能压缩存储阵列模型,减小访问操作模拟的内存空间和时间开销。

2021-10-01

访问量：26